内容标题31

  • <tr id='tPMlfi'><strong id='tPMlfi'></strong><small id='tPMlfi'></small><button id='tPMlfi'></button><li id='tPMlfi'><noscript id='tPMlfi'><big id='tPMlfi'></big><dt id='tPMlfi'></dt></noscript></li></tr><ol id='tPMlfi'><option id='tPMlfi'><table id='tPMlfi'><blockquote id='tPMlfi'><tbody id='tPMlfi'></tbody></blockquote></table></option></ol><u id='tPMlfi'></u><kbd id='tPMlfi'><kbd id='tPMlfi'></kbd></kbd>

    <code id='tPMlfi'><strong id='tPMlfi'></strong></code>

    <fieldset id='tPMlfi'></fieldset>
          <span id='tPMlfi'></span>

              <ins id='tPMlfi'></ins>
              <acronym id='tPMlfi'><em id='tPMlfi'></em><td id='tPMlfi'><div id='tPMlfi'></div></td></acronym><address id='tPMlfi'><big id='tPMlfi'><big id='tPMlfi'></big><legend id='tPMlfi'></legend></big></address>

              <i id='tPMlfi'><div id='tPMlfi'><ins id='tPMlfi'></ins></div></i>
              <i id='tPMlfi'></i>
            1. <dl id='tPMlfi'></dl>
              1. <blockquote id='tPMlfi'><q id='tPMlfi'><noscript id='tPMlfi'></noscript><dt id='tPMlfi'></dt></q></blockquote><noframes id='tPMlfi'><i id='tPMlfi'></i>
                台湾真空压力除︻泡机 脱泡机设备
                咨询热线:15850350764

                传统光刻方法在先进封装中的局限性

                [发布日期:2022-08-15 13:14:21] 点击:


                 

                  从 2D 扩展到异●构集成和 3D 封装对于提高半导体器件性能变得越来越重要。近年来,先进封装技术的复杂性和可变性都在增加,以支持更广泛的设备和应用。在本文中,我们研究了传统光刻方法在先进封装中的局限性,并评估了一种用于后端光刻的新型无掩模曝光。

                  后端光刻的新挑战

                  随着异构集成越来越多▓地用于半导体开发和创新,后端光刻技术的要求也在不断增长,如图 1 所示。封装内更多的再分布层 (RDL) 推动了对更↘细的RDL线/间距(L/S)以及更小的微凸点和微柱的关键尺寸的需求。这使得封㊣装和基板级别的集成设计规则更加严格,这增加了叠加和芯片移动的风险,可能导致寄生效应和产量损失。

                  与此同时,为了提高封装性能,I/O 的数量←也在不断增长,从而导致更大的硅片占用空间和光罩缝合。这推动了↑对 I/O 凸块和互连减小间距的需求。后端光刻也需要在垂直侧壁图案中提高覆盖精度和高焦深 (DoF)。还必须满足新∞的要求,包括尽量减少由于扇出晶圆级封装 (FoWLP) 中的晶圆变形而导致的图案失真和芯片移位,以及在保持高DoF和高分辨率的同时在厚和薄抗蚀剂上进行图案制作。

                  尽管从◣较小的小芯片重新集成较大的裸片已显示出优于单片 SoC 技术的众多优势,包括更大的设计自由度,但这⌒种方法将复杂性转移到了集成中,并随之转移到了光刻工艺中。小芯片设计和各种集成方案(硅上、嵌入或封√装)的持续创新可能包括多个图案层次,这增加了集成的复杂性。

                  在后端光刻中,设计灵活性和同★时采用芯片和晶圆级设计的能力的重要性增加,也必须得到解决,以缩短ξ开发周期,支持各种先〓进的封装平台。

                  传统图案化方法的回顾

                  有几种曝光方法可用于高级封装应用(图 2)。其ζ 中包括掩模对准器,它通过掩模将图案直接曝光在基板上,掩模与光敏、涂有抗蚀剂的晶片非常接近。最小图案尺寸由掩模和晶圆之间的曝光间隙决定的。掩模和抗蚀剂表面的紧▓密接近将使图案更小;但是,间隙太近会导致掩模污染并导致良率问题。

                  另一种曝光方法是生产线后端 (BEOL) 步进器,它再「看掩模/掩模版和晶圆之间使用投影光学器件寸,使其尺寸小于掩模对准※器所能达到的尺寸。然而,由于它是一种基于掩模的曝光方法,步进机必须处理由模塑和其他因素引起的芯片放置和芯片移位变化的不准确性。此外,静态曝光系统的给定光罩尺寸和光学尺寸限制了曝光区ζ域。这对于较大的芯片中介层制造来说尤其具有挑战性,其中缝合线或掩模版曝光场的不匹配重叠区域会影响 RDL 内的电气性能。

                  此外,与掩模相关的成本对整个图案化工艺来说是一个重要的额外成本因素。任何先进的产品设计组合,例如异构集成应用程序中的设计组合,都会增加多个掩模的层次。因此,掩模和掩模库存/清洁室存储在整个生产成本中占了很高的比例。汞灯的∏更换成本加起来会很高。新的物理掩模组的等待时间,以及高产品组合设计的新设计概念的整体证明,本质上▆会导致传统的基于掩模的生产环境的开发周期延长。

                  为了解决异构集成的光刻需求,我们开发了一种名为LITHOSCALE的新型无掩模曝光系ㄨ统,该系统采用无掩模曝光 (MLE) 技术。LITHOSCALE结合了高分辨率(<2μm L/S),没有曝光场的限制,强大的数字处理,实现了实时数据传输和即时曝光,以及高度可扩展的设计,支持大批→量的生产。该系统的高精度与无失真的高强度光学元件和亚纳米范围的载物台运动精度相匹配,从而确保在整个基板上进行无缝投影。LITHOSCALE 还采用动态对准模式和带自动对焦的芯片级补偿,以适应基板材料和表面变化。

                  这种无掩模曝光技术以平行扫描方式曝光一个或多◥个宽条,并通过紧密集成的集群写入头配置适应任何晶片尺寸,直至面板,如图 3 所示。一个多波长的⊙高功率紫外光源可以支持所有市面上的□抗蚀剂。吞吐量与布局复杂性和分辨率无关,而且无论光刻胶极性如何,都能实现相ㄨ同的图案化性能。最后,数字掩膜图案以亚微秒级的时间精度被投射到基片表面。像大多数现代镜头一样,LITHOSCALE成像系统◣是衍射限制的,它支持+/-12μm的景深(DoF)。

                  除了宽DoF之外,亚微米级精确自动对焦将可用的动态对焦范围扩大到 100μm 以上。通过卡盘定位和晶片夹↓持,能在更大范围的晶片位置上控制焦点位置的能力,从而能够补偿弯曲和翘曲的基板。

                扩展阅读:晶圆级真空压膜机

                台湾ELT科技是全球先进制程设备制造商,其中硅片真空压膜机 晶圆级压膜机是8寸/12寸晶圆■贴合专用设备,填充率高,无气泡,高深宽比,全自动▽调节温度压力,是晶片制程后期的高端设备。咨询15850350764

                晶圆压膜机


                联系我们
                CONTACT US
                生产基地:台湾新竹县新埔镇褒忠路152巷5之1号
                手机:15850350764 联系人:王经理
                邮箱:sales@yosoar.com
                版权所有:昆山友硕新材▂料有限公司  ? 2021 备案号:苏ICP备13044175号-18 网站地图 XML